基于DPLL同步的高频降压型DC-DC转换器设计

• 作者: 穆念强
• 来源期刊: 实验技术与管理
• 学科: 工学
• 关键词: DC-DC转换器 数字锁相环 数字控制延迟线
• 年，卷（期）: 2013,（11）
• 所属期刊栏目: 仪器设备研制与应用
• 页码范围: 98-101,106
• 页数: 5页
• 分类号: TM464
• 字数: 3014字
• 语种: 中文

摘要

数字电路在技术性能、集成化和设计周期各方面都超过模拟电路。该文提出了一个采用数字锁相环（DPLL）实现同步的高频滞回控制降压型DC-DC转换器的设计。数字锁相环锁定到参考时钟频率，使用数字控制延迟线（DCDL ）补偿占空比变化对转换器开关频率的影响，消除了开关频率对转换器输出电压的依赖性，有效解决了转换器的稳定性与快速阶跃响应的矛盾，转换效率、纹波等性能优越。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	穆念强	山东铝业职业学院电气工程系	7	0	0.0	0.0