基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本着实用简约的原则,对传统4路抢答器的设计进行了综合考查后提出了如下的改进措施:用高度精简的电路同时实现了时钟电路,锁存电路,启动,复位操作,用它代替了独立起作用的时钟电路,锁存电路,抢答开始及复位电路以达到优化的目的。
推荐文章
四路抢答器的PLC程序设计
PLC
抢答器
梯形图
程序
基于Multisim10的16路竞赛抢答器设计与仿真
Multisim 10
16路竞赛抢答器
电路设计
Protel
基于 Multisim的多功能8路抢答器的设计与仿真
Multisim
设计
仿真
8路抢答器
基于Verilog HDL语言的新型抢答器设计
抢答器
Verilog HDL
层次化和模块化
FPGA
验证
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 四路抢答器的优化设计
来源期刊 数字技术与应用 学科 工学
关键词 时钟锁存复位 同步 约束项 译码 触发器
年,卷(期) 2013,(11) 所属期刊栏目 设计开发
研究方向 页码范围 134-134,137
页数 2页 分类号 TP391.9
字数 1246字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 及冲冲 河北联合大学迁安学院 18 16 2.0 3.0
2 郭维家 河北联合大学迁安学院 10 6 1.0 1.0
3 蒋积超 河北联合大学迁安学院 5 11 2.0 3.0
4 费冬妹 河北联合大学迁安学院 9 18 1.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (2)
共引文献  (4)
参考文献  (3)
节点文献
引证文献  (1)
同被引文献  (4)
二级引证文献  (2)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(2)
  • 参考文献(2)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2014(2)
  • 引证文献(1)
  • 二级引证文献(1)
2015(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
时钟锁存复位
同步
约束项
译码
触发器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
数字技术与应用
月刊
1007-9416
12-1369/TN
16开
天津市
6-251
1983
chi
出版文献量(篇)
20434
总下载数(次)
106
总被引数(次)
35701
论文1v1指导