一种全数字半速率鉴相器的设计

• 作者: 邓军勇
• 来源期刊: 现代电子技术
• 关键词: CMOS电路 鉴相器 半速率结构 混合信号
• 年，卷（期）: 2014,（9）
• 所属期刊栏目: 电子技术应用 -- 电子技术
• 页码范围: 145-147,153
• 页数: 4页
• 分类号: TN47-34
• 语种: 中文

摘要

鉴相器是高速时钟数据恢复环路的关键电路，其性能的优劣直接影响了整个系统的工作。通过系统分析，提出了一种全数字半速率鉴相器设计方案，按照全定制设计流程采用SMIC 0.18μm CMOS混合信号工艺完成了电路的设计、仿真。结果表明该电路在2.5 Gb/s收发器电路中可以稳定可靠地工作。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邓军勇	西安邮电大学电子工程学院	29	71	5.0	7.0