高速收发器中解复用电路的设计

• 作者: 曾泽沧 蒋林 邓军勇
• 来源期刊: 微型机与应用
• 学科: 工学
• 关键词: 半速率时钟结构 解复用 CMOS 电流模式逻辑 锁存器
• 年，卷（期）: 2014,（11）
• 页码范围: 56-60
• 页数: 5页
• 分类号: TN47
• 字数: 3516字
• 语种: 中文

摘要

采用 SMIC 0.18μm CMOS 工艺，设计了高速收发器中双模1∶8/1∶10解复用电路。解复用电路采用半速率结构，基于电流模式逻辑完成对2.5 Gb/s 差分数据1∶2解复用电路；基于交替反相的锁存器和反馈逻辑完成双模4/5时钟分频和占空比调节；通过适当的相位控制实现了由相位控制链、交替存储链和同步输出链构成的1∶4/1∶5模式可选的数字CMOS解复用电路；1∶2与1∶4/1∶5解复用级联完成1∶8/1∶10串并转换。采用数模混合仿真方法对电路进行仿真，结果表明该电路能可靠工作。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蒋林	西安邮电大学电子工程学院	85	264	8.0	10.0
2	邓军勇	西安邮电大学电子工程学院	29	71	5.0	7.0
3	曾泽沧	西安邮电大学电子工程学院	12	60	5.0	7.0