基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
通过对运动估计算法进行优化,提出一种应用新型存储结构的流水线实现结构.通过采用合适的搜索策略、高效的率失真优化代价计算和插值部件、创新的存储结构及优化的数据流调度,实现具有低硬件代价和存储访问的快速运动估计.该设计在SMIC 130 nm工艺下综合,时钟频率可达到167 MHz,消耗181.7 K逻辑门和13.8 KB存储,相比同类设计具有更高的硬件效率.该设计集成在一个H.264/AVC编码器中进行FPGA原型验证和VLSI实现.SMIC 65 nm工艺下,整个芯片面积为1.74 mm× 1.74 mm,工作频率为350 MHz,可以支持实时高清(1080P@60fps)编码.
推荐文章
一种H.264运动估计器的VLSI设计
H.264
运动估计
模式决策
视频编码器
硬件结构
H.264编码器设计与运动估计算法优化
DSP
FPGA
H.264
视频编码
运动估计
H.264编码器中1/4像素精度插值算法的VLSI实现
H.264标准
1/4像素插值
4数据复用
基于DM642平台的视频会议中H.264/AVC编码器优化
视频会议
编码器
H.264/AVC
运动估计
实时编码
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 H.264/AVC编码器中运动估计的低代价VLSI实现
来源期刊 北京大学学报(自然科学版) 学科 工学
关键词 H.264/AVC 运动估计 流水线结构 实时高清编码 VLSI
年,卷(期) 2014,(4) 所属期刊栏目
研究方向 页码范围 768-780
页数 13页 分类号 TN47
字数 语种 中文
DOI 10.13209/j.0479-8023.2014.133
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 王新安 北京大学深圳研究生院集成微系统科学工程与应用重点实验室 59 187 6.0 11.0
2 谢峥 北京大学深圳研究生院集成微系统科学工程与应用重点实验室 9 83 4.0 9.0
3 王腾 北京大学深圳研究生院集成微系统科学工程与应用重点实验室 9 86 5.0 9.0
4 胡子一 中国科学院微电子研究所 2 6 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (4)
节点文献
引证文献  (2)
同被引文献  (0)
二级引证文献  (0)
1994(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
H.264/AVC
运动估计
流水线结构
实时高清编码
VLSI
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
北京大学学报(自然科学版)
双月刊
0479-8023
11-2442/N
16开
北京海淀北京大学校内
2-89
1955
chi
出版文献量(篇)
3152
总下载数(次)
8
总被引数(次)
52842
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导