基于FPGA的卫星导航抗干扰处理器设计

• 作者: 吴嗣亮 李加琪 王菊 王达伟
• 来源期刊: 北京理工大学学报
• 学科: 工学
• 关键词: 卫星导航 抗干扰 复浮点处理器 流水线
• 年，卷（期）: 2014,（3）
• 所属期刊栏目: 光学与电子
• 页码范围: 299-303
• 分类号: TN953
• 语种: 中文

摘要

为在现场可编程门阵列(FPGA)内实现整个数字抗干扰系统的功能,需要复用片内资源,设计了一种复浮点处理器(complex floating point processing unit,CFPU),简化了抗干扰算法在FPGA内实现的资源复用策略,使用了较少的硬件资源,解决了硬件资源紧张问题.仿真结果表明,当求解同一方程时,CFPU和TMS320C6713的单精度计算结果仅有微小差别,92 MHz和176 MHz的CFPU相对于200 MHz工作频率的TMS320C6713分别有53.5和78.0倍的计算速度.室外实测抗干扰处理器有很好的抗干扰能力.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴嗣亮	北京理工大学信息与电子学院	192	1607	19.0	29.0
2	王菊	北京理工大学信息与电子学院	15	152	6.0	12.0
3	李加琪	北京理工大学信息与电子学院	18	167	8.0	12.0
4	王达伟	北京理工大学信息与电子学院	3	5	1.0	2.0