一种压缩DFA的高效FPGA实现

• 作者: 严权峰 谭用秋
• 来源期刊: 电子技术
• 关键词: 正则表达式 游程编码 有穷确定型自动机 现场可编程阵列
• 年，卷（期）: 2014,（9）
• 所属期刊栏目: 电子技术研发
• 页码范围: 24-27
• 页数: 4页
• 字数: 2830字
• 语种: 中文

摘要

目前，面向网络流实时处理的正则表达式匹配技术面临两方面的挑战：一方面，复杂或大规模规则集会导致DFA存储空间爆炸的问题；另一方面，传统计算机的串行DFA匹配技术很难满足对高速主干网的线速深度包检测。本文提出了一个基于改进游程编码的DFA压缩算法，并在FPGA上高效实现了该压缩DFA的匹配引擎。测试结果表明规则集的单个DFA的吞吐率均大于800Mbps，在FPGA块内存最大利用率情况下的理论最大吞吐率达到49.5Gbps。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	严权峰	湖南理工学院计算机学院	39	74	6.0	7.0
2	谭用秋	湖南理工学院计算机学院	8	13	2.0	3.0