一种视频缩放插值算法的FPGA实现

• 作者: 徐向阳 樊凌雁
• 来源期刊: 杭州电子科技大学学报（自然科学版）
• 关键词: 插值算法 视频缩放 视频后处理
• 年，卷（期）: 2014,（4）
• 所属期刊栏目: 技术论文
• 页码范围: 93-97
• 页数: 5页
• 分类号: TP391.41
• 语种: 中文

摘要

针对视频后处理信号,提出了一种视频缩放插值算法的FPGA硬件实现方案.实现过程中,插值系数采用矩阵形式存放,根据不同的设置,调用特定的系数矩阵,实现不同的缩放比例,在保证插值效果的同时,可支持多种分辨率的显示器输出.最后通过FPGA验证,满足视频图像缩放的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	樊凌雁	杭州电子科技大学微电子研究中心	10	18	2.0	4.0
2	徐向阳	杭州士兰微电子股份有限公司设计所	2	13	1.0	2.0