基于双线性插值算法的缩放IP核设计

• 作者: 刘昌禄 胡敬营 邹学瑜
• 来源期刊: 计算技术与自动化
• 关键词: 图像缩放 ScalerIP核 双线性插值算法 RAMFIFO
• 年，卷（期）: 2017,（1）
• 所属期刊栏目: 图形图像技术
• 页码范围: 113-117
• 页数: 5页
• 分类号: TN911.73
• 语种: 中文
• DOI: 10.3969/j.issn.1003-6199.2017.01.023

摘要

设计了基于双线性插值算法的IP核,通过减少乘法器数量,优化了对该算法的实现.针对一般的双行缓冲器不能满足高实时显示要求,及帧存储器成本高且还需另外进行帧存储器的控制逻辑设计的缺点,设计了一个RAM FIFO的缓冲阵列,利用多个RAM存储器保证图像数据存储和时序性控制,它能够有效进行数据缓冲.最后给出了设计的时序仿真,进行结果验证后得到缩放的图像质量较好.通过和已有IP核进行对比,得出绝对平均误差非常小.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	胡敬营		5	23	4.0	4.0
2	刘昌禄		5	24	4.0	4.0
3	邹学瑜		2	5	1.0	2.0