基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
根据实际项目需求设计了一种实时阵列信号处理系统,采用多路高速光纤作为数据输入、输出接口;4片处理器组成互联的拓扑结构,任何两片处理器之间都可以互相传送数据,多片处理器可同时对数据进行高速处理;系统配备了大容量存储器,可满足大量数据的存储要求;采用两片现场可编程门阵列器件对系统接口、时序进行控制;为每片处理器分配了处理任务,并对信号处理算法运行时间及数据传输时间进行评估。该系统已在实际项目中运行,充分满足项目要求,运行稳定,验证了本系统设计的可行性。
推荐文章
SoC实时信号处理系统中的存储系统设计
SoC
IC
DDR存储系统
实时信号处理系统
跟踪雷达的高速实时信号处理系统研究
ADSP-TS101
跟踪雷达
脉冲压缩
MTD
CFAR
基于SoC的实时信号处理系统中存储系统的容错设计
SoC
EDAC
DDR存储系统
实时信号处理系统
容错纠错自适应
二级冗余
基于DSP和FPGA的实时信号处理系统
实时信号处理
数字信号处理
复杂可编程逻辑器件
处理机结构
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 实时阵列信号处理系统设计
来源期刊 微型机与应用 学科 工学
关键词 实时系统设计 阵列信号处理 算法运行时间评估 处理器
年,卷(期) 2014,(24) 所属期刊栏目 硬件纵横
研究方向 页码范围 25-27,30
页数 4页 分类号 TN95
字数 2849字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 郑容秋 5 7 2.0 2.0
2 朱启强 6 5 1.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (20)
共引文献  (21)
参考文献  (7)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1981(1)
  • 参考文献(0)
  • 二级参考文献(1)
1985(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(3)
  • 参考文献(0)
  • 二级参考文献(3)
2006(3)
  • 参考文献(0)
  • 二级参考文献(3)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(3)
  • 参考文献(0)
  • 二级参考文献(3)
2009(2)
  • 参考文献(0)
  • 二级参考文献(2)
2010(2)
  • 参考文献(0)
  • 二级参考文献(2)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(5)
  • 参考文献(5)
  • 二级参考文献(0)
2014(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
实时系统设计
阵列信号处理
算法运行时间评估
处理器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息技术与网络安全
月刊
2096-5133
10-1543/TP
大16开
北京市海淀区清华东路25号(北京927信箱)
82-417
1982
chi
出版文献量(篇)
10909
总下载数(次)
33
总被引数(次)
35987
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导