原文服务方: 计算机应用研究       
摘要:
为了解决寄存器保持时间不满足而引起的短路径问题,提出一种自动修复短时序违反路径的FPGA布线算法.在VPR时序布线算法整体布线布通之后,调用短路径时序分析来获取违反短时序约束的布线连接,然后通过修改代价函数,对每条违反短时序约束的连接进行增量布线,使每条连接的路径延时尽可能达到满足短时序约束所需的延时.实验结果表明,本算法与VPR时序驱动布线算法相比,能够平均修复94.7%的短时序违反路径,而运行时间仅增加了6.8%.
推荐文章
基于时序路径的FPGA时序分析技术研究
时序分析技术
时序测试需求
延时计算准则
时序分析方法
基于RRT*的母线布线路径规划算法
母线
自动布线
RRT*
路径规划
布局设计
一种多线程FPGA时序驱动布线算法
现场可编程门阵列(FPGA)
计算机辅助设计(CAD)
并行布线
时序驱动布线
多线程
基于FPGA时序同步检测的电视信号自动检测算法
电视信号
信号检测
FPGA
同步时序检测
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 自动修复短时序违反路径的FPGA布线算法
来源期刊 计算机应用研究 学科
关键词 FPGA 布线 短时序违反路径 代价函数 增量布线
年,卷(期) 2014,(1) 所属期刊栏目 算法研究探讨
研究方向 页码范围 66-69
页数 4页 分类号 TP302.1|TP301.6
字数 语种 中文
DOI 10.3969/j.issn.1001-3695.2014.01.015
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘洋 中国科学院电子学研究所可编程芯片与系统研究室 205 1855 20.0 37.0
5 杨海钢 中国科学院电子学研究所可编程芯片与系统研究室 134 485 10.0 15.0
6 喻伟 中国科学院电子学研究所可编程芯片与系统研究室 5 19 3.0 4.0
10 蔡刚 中国科学院电子学研究所可编程芯片与系统研究室 13 35 4.0 5.0
11 徐维涛 中国科学院电子学研究所可编程芯片与系统研究室 1 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (3)
参考文献  (3)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1993(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(1)
  • 二级参考文献(0)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(2)
  • 参考文献(1)
  • 二级参考文献(1)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
FPGA
布线
短时序违反路径
代价函数
增量布线
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机应用研究
月刊
1001-3695
51-1196/TP
大16开
1984-01-01
chi
出版文献量(篇)
21004
总下载数(次)
0
总被引数(次)
238385
论文1v1指导