基于NiosⅡ的多路高速数据采集存储系统的实现

• 作者: 王连明 祝宇 艾淑平
• 来源期刊: 吉林大学学报（信息科学版）
• 学科: 工学
• 关键词: NiosⅡ控制器 现场可编程门阵列 多路数据采集 高速 并行 串行存贮器
• 年，卷（期）: 2015,（6）
• 所属期刊栏目: 电子科学与工程
• 页码范围: 632-636
• 页数: 5页
• 分类号: TN79|TP274
• 字数: 2826字
• 语种: 中文

摘要

为了解决多路高速数据的采集与存储问题,提出基于FPGA(Field Programmable Gate Array)和NiosⅡ软核技术的设计实现方法.将采集的数据和FPGA的配置数据共享配置存储器空间,可以节省额外的存储器件,降低系统成本.实验中以EP2C35F672C8为控制核心、AD7980为模数转换器、EPCS64为存储介质,实现了15路模拟信号的完全并行采集.该系统可实现对多路ADC(Analog-to-Digital Converter)的并行控制,从而实现多路信号的并行高速采集.由于采用了软核技术,使系统具有很高的灵活性和可扩展性.实验结果表明,此设计为要求成本低、系统升级频繁的工程提供了新的思路.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王连明	东北师范大学物理学院	46	372	9.0	18.0
2	艾淑平	吉林建筑大学基础科学部	9	7	2.0	2.0
3	祝宇	东北师范大学物理学院	1	2	1.0	1.0