基于FPGA的信号量管理模块的设计

• 作者: 孙迎新 杨厚俊 范延滨
• 来源期刊: 青岛大学学报（自然科学版）
• 学科: 工学
• 关键词: 嵌入式系统 实时操作系统 信号量管理模块 Verilog HDL
• 年，卷（期）: 2015,（2）
• 所属期刊栏目: 信息工程
• 页码范围: 50-56
• 页数: 7页
• 分类号: TP316.2
• 字数: 3227字
• 语种: 中文
• DOI: 10.3969/j.issn.1006-1037.2015.05.11

摘要

针对软件实时操作系统的开销给嵌入式系统带来性能退化的问题,提出了基于FPGA的硬件实时操作系统的方案,设计了一个硬件信号量管理模块并用Verilog HDL硬件描述语言进行描述.仿真结果验证了这一设计的正确性,且其创建、请求和发送信号量操作的执行速度比μC/OS-Ⅱ中信号量管理部分明显提高.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	范延滨	青岛大学信息工程学院	54	309	9.0	14.0
2	杨厚俊	青岛大学信息工程学院	34	175	7.0	11.0
3	孙迎新	青岛大学信息工程学院	1	1	1.0	1.0