原文服务方: 微电子学与计算机       
摘要:
研究并实现了一种面向64位DSP处理器的可重构ALU ,该ALU由4×4阵列的计算单元通过交叉开关互联构成,并支持32/64位定点数基本类型计算和可重构类型计算,32/40/64位浮点数基本类型计算和可重构类型计算。设计中采用复用64定点乘法器、64位左移/右移移位器等电路资源、统一定/浮点译码及计算模型等方法有效地降低了电路资源和设计复杂度。利用型号为xc6vsx315t‐1ff1759的FPGA进行综合实现时,可重构ALU占用硬件资源为15347个LUTs,时钟频率达到100 M Hz 。
推荐文章
GRCC:一种通用可重构协处理器
可重构协处理器
并行性计算
DCT
一种针对可重构处理器流水线简化编程的设计范式
可重构处理器
流水线
设计范式
嵌入式可重构DSP处理器的指令译码器设计
DSP处理器
指令
译码器
分布式译码
分类译码
一种专用可重构流水信号处理器的设计
可重构流水信号处理器
并行和流水
资源复用
灵活度
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种面向64位 DSP处理器的可重构 ALU 研究及设计
来源期刊 微电子学与计算机 学科
关键词 DSP处理器 可重构计算 计算单元 ALU
年,卷(期) 2015,(10) 所属期刊栏目
研究方向 页码范围 1-6
页数 6页 分类号 TN4
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 杨靓 36 234 10.0 14.0
2 冯春阳 9 23 3.0 4.0
3 闫鑫 2 2 1.0 1.0
4 高向强 1 2 1.0 1.0
5 曹辉 4 4 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (2)
同被引文献  (4)
二级引证文献  (1)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(2)
  • 引证文献(2)
  • 二级引证文献(0)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
DSP处理器
可重构计算
计算单元
ALU
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导