8位高速低功耗流水线型ADC的设计技术研究?

• 作者: 刘敏杰 居水荣 朱樟明
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 集成电路ADC 设计技术 芯片面积 低功耗 信噪比
• 年，卷（期）: 2015,（4）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 922-928
• 页数: 7页
• 分类号: TN432
• 字数: 5258字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2015.04.041

摘要

采用7级子ADC流水线结构设计了一个8位80 Msample/s的低功耗模数转换电路。为减小整个ADC的芯片面积和功耗,改善其谐波失真和噪声特性,重点考虑了第1级子ADC中MDAC的设计,将整个ADC的采样保持电路集成在第1级子ADC的MDAC中,并且采用逐级缩放技术设计7级子ADC的电路结构,在版图设计中考虑每一级子ADC中的电容及放大器的对称性。采用0.18μm CMOS工艺,该ADC的信噪比( SNR)为49.5 dB,有效位数( ENOB)为7.98位,该ADC的芯片面积只有0.56 mm2,典型的功耗电流仅为22 mA。整个ADC性能达到设计要求。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	朱樟明		164	1318	18.0	26.0
2	居水荣		35	85	5.0	7.0
3	刘敏杰		3	6	2.0	2.0