应用于14 bit 低功耗流水线 ADC 的 sub-ADC 电路设计

• 作者: 何全 章国豪 陈忠学
• 来源期刊: 微电子学与计算机
• 关键词: 流水线 ADC 低功耗 sub-ADC 动态锁存比较器 前置放大器共享
• 年，卷（期）: 2017,（1）
• 页码范围: 132-135,140
• 页数: 5页
• 分类号: TN432
• 语种: 中文

摘要

基于 AMIC 0．18μm 标准 CMOA 工艺，设计了一种应用于14 bit、100 MHz 采样频率低功耗流水线 ADC的1．5位 sub-ADC 单元电路．sub-ADC 主要包括核心模块比较器电路和编码单元电路．采用由前置放大器和锁存器构成的动态锁存比较器，来实现较高的速率．为降低流水线 ADC 的每一级功耗，提出一种新结构的 sub-ADC 电路，实现前置放大器在相邻的比较器中共享，增加复位开关电路降低“回踢”噪声和消除两锁存器之间的相互干扰．仿真结果表明：在3 V 电源电压、100 MHz 的采样频率下，输入输出正确翻转，传输延时为1．73 ns，功耗为157．3μA，可满足高精度低功耗流水线 ADC 的性能要求．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	章国豪	广东工业大学信息工程学院	46	100	5.0	7.0
2	陈忠学	广东工业大学信息工程学院	6	4	1.0	2.0
3	何全	广东工业大学信息工程学院	3	6	1.0	2.0