时间交织流水线 ADC的双采样保持电路设计

• 作者: 史志峰 王卫东
• 来源期刊: 微电子学与计算机
• 关键词: 双采样保持电路 栅压自举开关 流水线ADC 时间交织
• 年，卷（期）: 2014,（4）
• 页码范围: 168-172
• 页数: 5页
• 分类号: TN432
• 语种: 中文

摘要

基于SM IC0．18μm ，1．8 V工艺，设计了一种新型的双采样保持电路，可用于12 bit、100 M Hz采样频率的时间交织流水线（Pipelined）ADC中．设计了一种采用了增益增强技术并带有一种改进的开关电容共模反馈电路的全差分运放．并且针对该双采样保持电路设计了特定的时钟发生电路．在cadence电路设计平台中利用Spectre仿真，结果表明：该采样保持电路可以实现12位、100 M S/s采样速率和15 mW功耗，满足系统设计要求．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王卫东	桂林电子科技大学信息与通信学院	104	218	6.0	7.0
2	史志峰	桂林电子科技大学信息与通信学院	2	6	1.0	2.0