一种数模混合SoC的系统级后仿真验证平台?

• 作者: 胡小刚 虞致国 赵琳娜 顾晓峰 魏敬和
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 数模混合系统芯片 后仿真 Verilog-cdl-Verilog 验证平台
• 年，卷（期）: 2015,（4）
• 所属期刊栏目: 固态电子器件及材料
• 页码范围: 754-758
• 页数: 5页
• 分类号: TP302.1
• 字数: 3987字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2015.04.008

摘要

针对传统大规模数模混合SoC后仿真验证过慢的问题，提出了一种数模混合SoC系统级后仿真验证平台。该平台充分利用主流EDA工具，在传统Verilog-cdl后仿真验证平台的基础上，将原本网表中耗时长的模块用Verilog模型替换，使用Verilog-cdl-Verilog仿真方法，明显加快了仿真速度。从验证环境搭建、系统脚本设计、仿真接口设计3个方面详述了仿真平台的设计流程，并通过指令集功能的仿真实现，证明了平台的可行性和可靠性。该验证平台有助于缩短大规模数模混合SoC的开发周期。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	顾晓峰	江南大学电子工程系轻工过程先进控制教育部重点实验室	115	265	9.0	11.0
2	魏敬和	中国电子科技集团公司第五十八研究所	69	261	7.0	13.0
3	赵琳娜	江南大学电子工程系轻工过程先进控制教育部重点实验室	15	26	3.0	3.0
4	虞致国	江南大学电子工程系轻工过程先进控制教育部重点实验室	26	46	4.0	5.0
5	胡小刚	江南大学电子工程系轻工过程先进控制教育部重点实验室	2	3	1.0	1.0