图形处理器剪裁加速器的设计与实现

• 作者: 张骏 田泽 许宏杰 邓惠子 黎小玉
• 来源期刊: 微电子学与计算机
• 关键词: 图形处理器 平面剪裁 视景体剪裁
• 年，卷（期）: 2015,（9）
• 页码范围: 105-108,113
• 页数: 5页
• 分类号: TP393
• 语种: 中文

摘要

平面剪裁和视景体剪裁是图形处理器中3D 引擎的核心功能,而在进行复杂场景绘制时,剪裁操作容易成为整个3D 引擎的瓶颈。对此提出一种优化的剪裁加速器结构,并完成了剪裁加速器单元的设计与实现。在 Xilinx Vertex6 XC6VLX760 FPGA 上进行原型验证,电路工作频率可以达到196 MHz,测试功能正确。在 SMIC 65 nm CMOS 工艺下,电路工作频率达到315 MHz,满足设计需求。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张骏		9	94	5.0	9.0
2	田泽		122	777	15.0	20.0
3	黎小玉		17	145	8.0	11.0
4	许宏杰		14	112	7.0	10.0
5	邓惠子		1	5	1.0	1.0