基于Verilog HDL数字式竞赛抢答器的制作

• 作者: 程琼
• 来源期刊: 产业与科技论坛
• 关键词: VerilogHDL 自上而下 抢答器
• 年，卷（期）: 2015,（7）
• 所属期刊栏目: 科技创新
• 页码范围: 47-49
• 页数: 3页
• 字数: 2694字
• 语种: 中文

摘要

本文采用自顶向下( TOP-DOWN)的设计方法,基于Verilog HDL设计实现了数字式竞赛抢答器. 该抢答器具有四路抢答输入,能够识别最先抢答的信号,能对回答问题所用的时间进行计时、显示,能进行抢答报警及超时报警,可以预置回答问题的时间,具有记分和复位功能,成本低,操作简便,可靠性高.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	程琼		14	9	2.0	2.0