基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
在数字视频图像采集及其实时显示系统中,由于前端传感器采集速度过快,一般与后端显示系统时钟不匹配,大量的数据需要先进行缓存再输入给后端的显示模块。针对以上问题,在研究SDRAM 原理和时序的基础上,采用verilog语言,成功实现基于FPGA的SDRAM控制器设计,同时利用FIFO缓存数据很好地解决了前端数据采集和后端视频显示异步时钟域的数据交换问题,实现了SDRAM缓存数据的功能。论文详细介绍各模块的原理和实现方法,实验仿真及结果表明,设计实现的SDRAM 双端口控制器,具有电路简单、工作可靠等优点,封装后可以应用在别的视频图像采集系统的项目中,可缩短开发周期。
推荐文章
基于SoPC的高速图像采集模块的设计
嵌入式系统
SoPC
Nios Ⅱ
图像采集
DMA
实时视频采集系统的SDRAM控制器设计
视频采集
FPGA
SDRAM控制器
乒乓操作
基于SOP C的图像采集及传输系统设计
FPGA
图像传输设计
SOPC
Nios Ⅱ
WinPcap
基于SOPC技术的高速图像采集控制系统的设计与研究
图像采集
SOPC
DMA控制器
并行处理
高速
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高速图像采集系统中的SDRAM缓存模块设计磁
来源期刊 计算机与数字工程 学科 工学
关键词 FPGA技术 SDRAM控制器 FIFO缓存 异步时钟 跨时钟域传输
年,卷(期) 2016,(3) 所属期刊栏目 图像处理
研究方向 页码范围 538-541
页数 4页 分类号 TP332
字数 2772字 语种 中文
DOI 10.3969/j.issn.1672-9722.2016.03.034
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 程光伟 西安工业大学电子信息工程学院 32 154 8.0 11.0
2 陈玲玲 西安工业大学电子信息工程学院 1 9 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (36)
共引文献  (32)
参考文献  (10)
节点文献
引证文献  (9)
同被引文献  (19)
二级引证文献  (9)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(3)
  • 参考文献(0)
  • 二级参考文献(3)
2004(2)
  • 参考文献(0)
  • 二级参考文献(2)
2005(6)
  • 参考文献(0)
  • 二级参考文献(6)
2006(5)
  • 参考文献(0)
  • 二级参考文献(5)
2007(5)
  • 参考文献(1)
  • 二级参考文献(4)
2008(4)
  • 参考文献(1)
  • 二级参考文献(3)
2009(4)
  • 参考文献(0)
  • 二级参考文献(4)
2010(5)
  • 参考文献(0)
  • 二级参考文献(5)
2011(5)
  • 参考文献(4)
  • 二级参考文献(1)
2012(3)
  • 参考文献(1)
  • 二级参考文献(2)
2013(3)
  • 参考文献(3)
  • 二级参考文献(0)
2016(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(4)
  • 引证文献(4)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(7)
  • 引证文献(3)
  • 二级引证文献(4)
2020(5)
  • 引证文献(0)
  • 二级引证文献(5)
研究主题发展历程
节点文献
FPGA技术
SDRAM控制器
FIFO缓存
异步时钟
跨时钟域传输
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机与数字工程
月刊
1672-9722
42-1372/TP
大16开
武汉市东湖新技术开发区凤凰产业园藏龙北路1号
1973
chi
出版文献量(篇)
9945
总下载数(次)
28
总被引数(次)
47579
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导