基于SDRAM大容量缓存FIFO控制器的设计与实现

• 作者: 刘康丽 安佰岳 李丽斯 杨立杰 殷晔
• 来源期刊: 计算机测量与控制
• 关键词: SDRAM 控制器 缓存
• 年，卷（期）: 2015,（8）
• 所属期刊栏目: 控制技术
• 页码范围: 2703-2705
• 页数: 3页
• 分类号: TP274
• 语种: 中文
• DOI: 10.16526/j.cnki.11-4762/tp.2015.08.028

摘要

数据通过采集模块后需要进行缓存,然后再通过DMA写入上位机,SDRAM存储容量大,符合大批量数据的存储,FIFO可以在不同的速率下读写数据,根据两者的优势,本设计是基于SDRAM控制器实现的大容量缓存FIFO;系统中FPGA采用Altera公司的CycloneⅡ:EP2C35F484I8,使用verilog语言实现,通过Quartus1 1.0编译、综合、布线后,时钟能够达到100 MHz;设计通过了仿真与验证,在仿真验证下,此大容量FIFO存储速率达到43.6 MByte/s;设计已经成功用于实际环境中,输入输出时钟完全不确定的情况下,SDRAM的最低利用率是43％,在时钟相差小的情况下,利用率可以达到100％,符合系统设计需要.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	殷晔		3	37	3.0	3.0
2	李丽斯		3	37	3.0	3.0
3	刘康丽		4	6	1.0	2.0
4	安佰岳		5	28	3.0	5.0
5	杨立杰		1	5	1.0	1.0