原文服务方: 科技与创新       
摘要:
随着现在各种处理器的工作频率越来越快,存储器的读写速度以及外围的控制电路的性能成为直接制约系统的性能的瓶颈.介绍了一种基于FPGA的DDR SDRAM控制器的设计.
推荐文章
用Xilinx FPGA实现DDR SDRAM控制器
DDR SDRAM控制器
FPGA
状态机
直接时钟数据捕获
DDR2SDRAM控制器接口的FPGA设计及实现
FPGA器件
DDR2 SDRAM接口
芯片驱动
验证
DDR2 SDRAM控制器的设计与实现
DDR2 SDRAM控制器,FPGA,锁相环,状态机
视频解码器验证板的DDR SDRAM控制器的实现
DDR SDRAM
FPGA
H.264
时钟同步
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的DDR SDRAM控制器的实现
来源期刊 科技与创新 学科
关键词 DDR SDRAM控制器 FPGA tcac DLL
年,卷(期) 2006,(2) 所属期刊栏目 PLD CPLD FPGA应用
研究方向 页码范围 156-157
页数 2页 分类号 TP3
字数 语种 中文
DOI 10.3969/j.issn.1008-0570.2006.02.058
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (2)
共引文献  (10)
参考文献  (3)
节点文献
引证文献  (38)
同被引文献  (11)
二级引证文献  (109)
1985(1)
  • 参考文献(0)
  • 二级参考文献(1)
1992(1)
  • 参考文献(1)
  • 二级参考文献(0)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(2)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(2)
  • 二级引证文献(0)
2006(2)
  • 引证文献(2)
  • 二级引证文献(0)
2007(11)
  • 引证文献(9)
  • 二级引证文献(2)
2008(16)
  • 引证文献(5)
  • 二级引证文献(11)
2009(18)
  • 引证文献(7)
  • 二级引证文献(11)
2010(11)
  • 引证文献(4)
  • 二级引证文献(7)
2011(16)
  • 引证文献(6)
  • 二级引证文献(10)
2012(6)
  • 引证文献(1)
  • 二级引证文献(5)
2013(7)
  • 引证文献(0)
  • 二级引证文献(7)
2014(18)
  • 引证文献(2)
  • 二级引证文献(16)
2015(17)
  • 引证文献(1)
  • 二级引证文献(16)
2016(8)
  • 引证文献(0)
  • 二级引证文献(8)
2017(10)
  • 引证文献(1)
  • 二级引证文献(9)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
2020(4)
  • 引证文献(0)
  • 二级引证文献(4)
研究主题发展历程
节点文献
DDR SDRAM控制器
FPGA
tcac
DLL
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科技与创新
半月刊
2095-6835
14-1369/N
大16开
2014-01-01
chi
出版文献量(篇)
41653
总下载数(次)
0
总被引数(次)
202805
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导