原文服务方: 科技与创新       
摘要:
本文介绍了DDR3 SDRAM的基本特点和主要操作时序,给出了一种基于ALTMEMPHY宏功能的DDR3 SDRAM控制器的设计方法.详述了控制器基本结构和设计思想,分析了各模块功能与设计注意事项,并给出了仿真结果.该控制器已经通过功能仿真,并在Altera公司的StratixⅢ器件EP3SL150F1152-C2上完成了实现和验证.
推荐文章
基于Kintex-7 FPGA的DDR3 SDRAM接口应用研究
DDR3SDRAM
FIFO
FPGA
遍历状态机
DDR2 SDRAM控制器的设计与实现
DDR2 SDRAM控制器,FPGA,锁相环,状态机
高速DDR3存储控制器的时钟偏差控制和优化
DDR3存储控制器
布图布局
时钟树
手动干预
时钟偏差
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于Stratix Ⅲ的DDR3 SDRAM控制器设计
来源期刊 科技与创新 学科
关键词 FPGA DDR3SDRAM ALTMEMPHY 有限状态机
年,卷(期) 2009,(5) 所属期刊栏目 电子设计
研究方向 页码范围 308-309,113
页数 3页 分类号 TP911.7
字数 语种 中文
DOI 10.3969/j.issn.1008-0570.2009.05.129
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 吕国强 99 528 12.0 17.0
4 方勇 20 108 6.0 10.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (14)
参考文献  (1)
节点文献
引证文献  (14)
同被引文献  (6)
二级引证文献  (28)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(4)
  • 引证文献(2)
  • 二级引证文献(2)
2014(2)
  • 引证文献(2)
  • 二级引证文献(0)
2015(11)
  • 引证文献(6)
  • 二级引证文献(5)
2016(6)
  • 引证文献(0)
  • 二级引证文献(6)
2017(6)
  • 引证文献(1)
  • 二级引证文献(5)
2018(4)
  • 引证文献(0)
  • 二级引证文献(4)
2019(5)
  • 引证文献(1)
  • 二级引证文献(4)
2020(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
FPGA
DDR3SDRAM
ALTMEMPHY
有限状态机
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科技与创新
半月刊
2095-6835
14-1369/N
大16开
2014-01-01
chi
出版文献量(篇)
41653
总下载数(次)
0
总被引数(次)
202805
论文1v1指导