视频解码器验证板的DDR SDRAM控制器的实现

• 作者: 周开伦 昝春华 林涛 焦孟草
• 来源期刊: 现代电子技术
• 关键词: DDR SDRAM FPGA H.264 时钟同步
• 年，卷（期）: 2005,（24）
• 所属期刊栏目: 元器件与应用
• 页码范围: 12-14
• 页数: 3页
• 分类号: TP332.3
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.24.009

摘要

DDR SDRAM是一种大容量,高速度的同步动态存储器,但是由于其对同步性的要求以及需要由控制字来控制的特点使得他与系统之间必须有一个接口来实现时钟同步和对DDR SDRAM进行控制.介绍了在用硬件实现H.264协议解码部分的FPGA验证中的DDR SDRAM控制器的实现.提出了一种适用于多用户访问的DDR SDRAM控制器的设计方案,为快速访问大容量存储器的电路设计提供了新的思路.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	林涛	同济大学电子与信息工程学院	123	502	11.0	17.0
2	周开伦	同济大学电子与信息工程学院	49	108	6.0	8.0
3	焦孟草	同济大学电子与信息工程学院	13	48	3.0	6.0
4	昝春华	同济大学电子与信息工程学院	1	8	1.0	1.0