基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
随着DDR SDRAM的广泛应用,为满足不同平台下的访存需求,文章设计并实现了一种基于FPGA的DDR SDRAM控制器,通过分级流水结构提高了系统性能,并通过参数的在线配置满足不同内存颗粒的参数需求,保证了控制器的灵活性和可扩展性.
推荐文章
DDR2 SDRAM控制器的设计与实现
DDR2 SDRAM控制器,FPGA,锁相环,状态机
视频解码器验证板的DDR SDRAM控制器的实现
DDR SDRAM
FPGA
H.264
时钟同步
基于Nios Ⅱ的DDR SDRAM控制器的相关技术研究与实现
Nios Ⅱ
DDR SDRAM控制器
重同步
相移
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的DDR SDRAM控制器设计与实现
来源期刊 计算机工程与应用 学科 工学
关键词 FPGA DDR SDRAM 存储器 控制器
年,卷(期) 2006,(24) 所属期刊栏目 产品、研发、测试
研究方向 页码范围 87-90,93
页数 5页 分类号 TP311
字数 3686字 语种 中文
DOI 10.3321/j.issn:1002-8331.2006.24.026
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘新春 中国科学院计算技术研究所国家智能计算机研究开发中心 26 220 9.0 14.0
2 张楠 54 581 13.0 23.0
6 张佩珩 中国科学院计算技术研究所国家智能计算机研究开发中心 12 73 5.0 8.0
7 江先阳 中国科学院计算技术研究所国家智能计算机研究开发中心 4 78 4.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (8)
参考文献  (2)
节点文献
引证文献  (28)
同被引文献  (26)
二级引证文献  (69)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(2)
  • 参考文献(0)
  • 二级参考文献(2)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(8)
  • 引证文献(8)
  • 二级引证文献(0)
2008(6)
  • 引证文献(3)
  • 二级引证文献(3)
2009(11)
  • 引证文献(4)
  • 二级引证文献(7)
2010(7)
  • 引证文献(2)
  • 二级引证文献(5)
2011(8)
  • 引证文献(2)
  • 二级引证文献(6)
2012(10)
  • 引证文献(1)
  • 二级引证文献(9)
2013(11)
  • 引证文献(1)
  • 二级引证文献(10)
2014(8)
  • 引证文献(3)
  • 二级引证文献(5)
2015(5)
  • 引证文献(0)
  • 二级引证文献(5)
2016(7)
  • 引证文献(1)
  • 二级引证文献(6)
2017(8)
  • 引证文献(2)
  • 二级引证文献(6)
2018(5)
  • 引证文献(1)
  • 二级引证文献(4)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
FPGA
DDR SDRAM
存储器
控制器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与应用
半月刊
1002-8331
11-2127/TP
大16开
北京619信箱26分箱
82-605
1964
chi
出版文献量(篇)
39068
总下载数(次)
102
总被引数(次)
390217
相关基金
国家高技术研究发展计划(863计划)
英文译名:The National High Technology Research and Development Program of China
官方网址:http://www.863.org.cn
项目类型:重点项目
学科类型:信息技术
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导