原文服务方: 科技与创新       
摘要:
设计实现了一种基于FPGA的,可用于多数据缓存的、能够高效利用带宽的多端口SDRAM控制器.本文使用状态机的设计思想,采用Verilog硬件描述语言设计了时序控制程序.得到的SDRAM读写信号仿真波形图时序合理、逻辑正确.并成功应用到视频数据采集显示的系统中,能够达到实时显示的要求.
推荐文章
多端口存储控制器的设计与实现
嵌入式系统
FPGA
SDRAM
VHDL
PCIE-UART多端口控制器芯片的设计
PCIE
UART
设备寄存器
多路通讯
基于FPGA的三端口非透明型SDRAM控制器
FPGA
三端口非透明
SDRAM控制器
轮换优先级
DDR2 SDRAM控制器的设计与实现
DDR2 SDRAM控制器,FPGA,锁相环,状态机
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 多端口SDRAM控制器的设计与实现
来源期刊 科技与创新 学科
关键词 多端口 SDRAM控制器 FPGA
年,卷(期) 2009,(14) 所属期刊栏目 嵌信式系统应用
研究方向 页码范围 49-50,73
页数 3页 分类号 TM571.6
字数 语种 中文
DOI 10.3969/j.issn.1008-0570.2009.14.021
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 何云斌 哈尔滨理工大学计算机科学与技术学院 59 346 11.0 15.0
2 张玉芬 哈尔滨理工大学计算机科学与技术学院 1 17 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (5)
共引文献  (4)
参考文献  (2)
节点文献
引证文献  (17)
同被引文献  (10)
二级引证文献  (11)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(0)
  • 二级参考文献(2)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(2)
  • 参考文献(1)
  • 二级参考文献(1)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2010(2)
  • 引证文献(2)
  • 二级引证文献(0)
2011(2)
  • 引证文献(2)
  • 二级引证文献(0)
2012(2)
  • 引证文献(2)
  • 二级引证文献(0)
2013(4)
  • 引证文献(3)
  • 二级引证文献(1)
2014(6)
  • 引证文献(3)
  • 二级引证文献(3)
2015(6)
  • 引证文献(2)
  • 二级引证文献(4)
2016(1)
  • 引证文献(0)
  • 二级引证文献(1)
2017(3)
  • 引证文献(2)
  • 二级引证文献(1)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
多端口
SDRAM控制器
FPGA
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科技与创新
半月刊
2095-6835
14-1369/N
大16开
2014-01-01
chi
出版文献量(篇)
41653
总下载数(次)
0
总被引数(次)
202805
论文1v1指导