PCIe总线物理层弹性缓冲设计与实现

• 作者: 廖寅龙 田泽 赵强 马超
• 来源期刊: 计算机技术与发展
• 学科: 工学
• 关键词: PCIe 弹性缓冲 同步FIFO 半满
• 年，卷（期）: 2016,（6）
• 所属期刊栏目: 应用开发研究
• 页码范围: 168-170
• 页数: 3页
• 分类号: TP39
• 字数: 2529字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-629X.2016.06.037

摘要

PCIe是在PCI总线的基础上提出的新一代总线和接口标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的。 PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理、错误报告、端对端的可靠性传输、热插拔以及服务质量( QOS)等功能。 PCIe作为高速串行数据总线以其众多的优点在计算机、通讯、航空航天等领域得到了广泛应用。为了实现稳定可靠的数据通讯，必须解决总线恢复时钟域数据和本地时钟域数据的同步问题，弹性缓冲区是实现PCIe总线接口数据同步机制的有效方法。文中根据PCIe协议要求，分析PCIe总线通信中时钟偏差的多种场景，设计了一款采用20位数据总线，读写时钟频率可达250 MHz的弹性缓冲，有效解决了PCIe总线通信中总线恢复时钟域与本地时钟域的数据同步问题。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	田泽	西安航空计算技术研究所集成电路与微系统设计航空科技重点实验室	8	19	3.0	3.0
2	赵强	西安航空计算技术研究所集成电路与微系统设计航空科技重点实验室	2	4	1.0	2.0
3	廖寅龙	西安航空计算技术研究所集成电路与微系统设计航空科技重点实验室	1	4	1.0	1.0
4	马超	西安航空计算技术研究所集成电路与微系统设计航空科技重点实验室	1	4	1.0	1.0