面向PCIE 3.0总线的扰频和去扰频器FPGA设计

• 作者: 唐天泽 孙玲 谢星 陆启立 韩赛飞 黄新明
• 来源期刊: 现代电子技术
• 关键词: PCIExpress3.0总线 扰频器 去扰频器 现场可编程门阵列 Vivado 逻辑资源
• 年，卷（期）: 2018,（16）
• 所属期刊栏目: 电子与信息器件
• 页码范围: 47-50,54
• 页数: 5页
• 分类号: TN915.04-34|TP336
• 语种: 中文
• DOI: 10.16652/j.issn.1004-373x.2018.16.012

摘要

在分析PCI Express 3.0总线物理层协议的基础上,提出一种实现扰频器和去扰频器的设计方案.利用可综合Verilog HDL语言在Vivado平台下完成电路的设计综合并下载到FPGA开发板进行测试与验证.验证结果表明,设计满足PCI Express 3.0总线物理层的要求,占用逻辑资源少,可应用到总线物理层的总体设计中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孙玲	南通大学电子信息学院	68	237	8.0	11.0
3	唐天泽	南通大学电子信息学院	3	9	2.0	3.0
6	黄新明	南通大学电子信息学院	6	15	2.0	3.0
10	谢星	南通大学电子信息学院	13	21	2.0	3.0
11	韩赛飞	南通大学电子信息学院	6	15	2.0	3.0
12	陆启立	南通大学电子信息学院	1	2	1.0	1.0