一种片上低触发电压高耐压NMOS ESD 防护结构设计

• 作者: 何龙 刘杏 陈思园 陈迪平
• 来源期刊: 湖南大学学报（自然科学版）
• 关键词: ESD 衬底触发 栅耦合 TLP
• 年，卷（期）: 2016,（2）
• 所属期刊栏目: 【电气工程】
• 页码范围: 115-118
• 页数: 4页
• 分类号: TN47
• 语种: 中文

摘要

设计了一种触发电压低于10V，HBM耐压超过4kV的低触发、高耐压NMOSESD防护结构．通过带钳位的栅耦合RC网络来适当抬升ESD泄放管栅压与衬底电压．在提高泄放能力与降低触发电压的同时，依然保持了较高的二次击穿电流It，从而增强了MOS防护结构在深亚微米CMOS电路中的ESD防护能力．该结构最终在CSMCHJ018工艺流片，并通过TLP测试平台测得触发电压低于10V，二次击穿电流3．5A，达到设计要求．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈迪平	湖南大学物理与微电子科学学院	56	273	9.0	13.0
2	刘杏	湖南大学物理与微电子科学学院	5	4	1.0	2.0
3	陈思园	湖南大学物理与微电子科学学院	3	6	2.0	2.0
4	何龙	湖南大学物理与微电子科学学院	2	5	2.0	2.0