基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为了改善视频采集和图像格式转换的实时性,实现具有知识产权的实时视频系统前端模块芯片.利用现场可编程逻辑门阵列(Field programmable gate array,FPGA)具有的并行处理能力,对视频采集以及RGB格式转换为YCbCr格式的方案进行了优化,并按照芯片设计流程,把基于FPGA的大规模逻辑电路设计转化为专用芯片设计,完成了视频图像采集和格式转换等视频前端模块的芯片硬核设计.所设计的版图中含有标准单元39 594个,芯片总面积约为7.59 mm2.仿真和板级调试实验表明,方案不但实现了基于FPGA的视频采集和图像处理功能,并且按照专用集成电路(Application specific integrated circuit,ASIC)流程进行前端、后端设计流程,最终生成了版图,完成了系统硬核设计.
推荐文章
基于ZYNQ芯片的实时视频处理系统设计
ZYNQ芯片
视频处理
实时性
ARM处理器
FPGA
VivadoHLS
基于FPGA+SoPC的视频图像处理系统设计
视频图像
图像处理
FPGA
SoPC
基于NEON优化技术的视频处理系统设计
NEON技术
SIMD指令架构
Sobel算法
大型视频多帧图像信息处理系统设计
大型视频
多帧图像
信息处理
采集卡
串口控制
DSP
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 视频图像处理系统前端的芯片优化设计
来源期刊 仲恺农业工程学院学报 学科 工学
关键词 视频处理 现场可编程门阵列 专用集成电路 硬核
年,卷(期) 2016,(1) 所属期刊栏目 研究报告
研究方向 页码范围 41-46
页数 6页 分类号 TN492
字数 3423字 语种 中文
DOI 10.3969/j.issn.1674-5663.2016.01.010
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 周冬跃 广东工业大学物理与光电工程学院 15 32 3.0 4.0
2 黄继才 广东工业大学物理与光电工程学院 3 5 1.0 2.0
3 刘诗敏 广东工业大学物理与光电工程学院 6 10 2.0 2.0
4 许锦坤 广东工业大学物理与光电工程学院 2 1 1.0 1.0
5 梁永嘉 广东工业大学物理与光电工程学院 2 1 1.0 1.0
6 姚晓彬 广东工业大学物理与光电工程学院 2 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (6)
共引文献  (20)
参考文献  (7)
节点文献
引证文献  (1)
同被引文献  (2)
二级引证文献  (0)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(4)
  • 参考文献(0)
  • 二级参考文献(4)
2006(3)
  • 参考文献(1)
  • 二级参考文献(2)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(1)
  • 参考文献(1)
  • 二级参考文献(0)
2016(1)
  • 参考文献(1)
  • 二级参考文献(0)
2016(1)
  • 参考文献(1)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
视频处理
现场可编程门阵列
专用集成电路
硬核
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
仲恺农业工程学院学报
季刊
1674-5663
44-1660/S
大16开
广东省广州市纺织路东沙街24号
1988
chi
出版文献量(篇)
1365
总下载数(次)
2
总被引数(次)
7846
相关基金
国家自然科学基金
英文译名:the National Natural Science Foundation of China
官方网址:http://www.nsfc.gov.cn/
项目类型:青年科学基金项目(面上项目)
学科类型:数理科学
论文1v1指导