SHA-1算法的高速 ASIC 实现

• 作者: 李树国 杜晓婧
• 来源期刊: 微电子学与计算机
• 关键词: SHA-1 算法 高吞吐率 ASIC 实现 逻辑化简
• 年，卷（期）: 2016,（10）
• 页码范围: 19-23,27
• 页数: 6页
• 分类号: TN49
• 语种: 中文

摘要

SHA-1算法是一种国际标准的安全杂凑算法．为提高 SHA-1算法的吞吐率，提出了一种新的五合一架构，该架构使 SHA-1算法的迭代压缩由原来的80轮变为16轮，并可使每轮中某些 f 函数和部分加法移到关键路径外，从而缩短了关键路径，提高了吞吐率．在 SMIC 65 nm 的工艺下，吞吐率达到12．68 Gb／s，高于已发表的同类设计．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李树国	清华大学微电子学研究所	37	235	8.0	13.0
5	杜晓婧	清华大学微电子学研究所	1	3	1.0	1.0