SM3算法高速 ASIC设计及实现

• 作者: 严迎建 于永鹏 李伟
• 来源期刊: 微电子学与计算机
• 关键词: SM3 控制流 数据流 双路并行 ASIC
• 年，卷（期）: 2016,（4）
• 页码范围: 21-26
• 页数: 6页
• 分类号: TP309.7
• 语种: 中文

摘要

详细介绍了SM3算法流程，对其控制流和数据流进行相应的硬件设计．控制流硬件设计中，重点分析了消息填充过程中状态机的设计；数据流硬件设计中，提出一种双路并行结构加法器（Two Parallel Road Adder ，TPRA）的设计方法，同时结合CSA结构的应用，极大地优化了关键路径的时钟延时，最终完成SM3算法高速ASIC设计．在65 nm工艺库下进行综合，数据吞吐率可以达到3．37 GB／s ，能够满足快速、高效地生成消息摘要的需求．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	严迎建	解放军信息工程大学密码工程学院	50	172	6.0	10.0
2	李伟	解放军信息工程大学密码工程学院	42	138	7.0	10.0
3	于永鹏	解放军信息工程大学密码工程学院	1	8	1.0	1.0