高速除法器设计及ASIC实现

• 作者: 仇玉林 叶青 黄秀荪
• 来源期刊: 微电子学与计算机
• 关键词: 除法 专用集成电路 基-16
• 年，卷（期）: 2008,（2）
• 页码范围: 133-135
• 页数: 3页
• 分类号: TN402
• 语种: 中文

摘要

为提高除法计算的速度,提出了新的基-16算法的高速除法器算法,并以专用集成电路设计方法实现.与MIPS处理器中使用的除法器相比,电路最大延迟减少了27%,计算所需时钟周期数减少了68%,速度性能改善了77%左右.给出了电路的其他性能指标.该电路适用于对运算速度要求非常高的场合.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	仇玉林	中国科学院微电子研究所	54	383	10.0	17.0
2	叶青	中国科学院微电子研究所	103	768	15.0	25.0
3	黄秀荪	中国科学院微电子研究所	5	34	3.0	5.0