原文服务方: 西安交通大学学报       
摘要:
设计了一种高性能、低功耗的Radix-8时序复数除法器.该复数除法器采用了逐位递归算法和操作数预变换技术,并在传统结构的基础上,选用冗余形式保留预校正变量,节省了超长进位加法器的使用,缩短了关键路径的延时.设计还通过实部和虚部商位的合并以及基于6输入查找表结构的硬件优化,提高了乘加逻辑单元的资源利用率.Stratix-Ⅱ型现场可编程逻辑器件仿真验证表明,与使用超长进位加法器的传统结构相比,所设计的复数除法器的速度提高了44%,硬件资源减少了31%.
推荐文章
基于CORDIC算法的复数除法器FPGA实现
CORDIC算法
除法器
FPGA
数字信号处理
Radix-16 Booth流水线乘法器的设计
乘法器
Booth算法
流水线
压缩阵列
高速除法器设计及ASIC实现
除法
专用集成电路
基-16
除法器设计与面积优化
除法器
SRT
面积
优化
数字 IC 设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 Radix-8复数除法器的设计与实现
来源期刊 西安交通大学学报 学科
关键词 复数除法器 逐位递归算法 现场可编程逻辑器件
年,卷(期) 2009,(10) 所属期刊栏目
研究方向 页码范围 1-6
页数 6页 分类号 TP332
字数 语种 中文
DOI 10.3321/j.issn:0253-987X.2009.10.001
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 郑南宁 西安交通大学电子与信息工程学院 188 3039 29.0 46.0
2 王东 西安交通大学电子与信息工程学院 25 127 8.0 10.0
3 Milo(s) D. ERCEGOVAC 加州大学洛杉矶分校计算机科学系 1 2 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (3)
节点文献
引证文献  (2)
同被引文献  (3)
二级引证文献  (0)
1962(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2010(2)
  • 引证文献(2)
  • 二级引证文献(0)
研究主题发展历程
节点文献
复数除法器
逐位递归算法
现场可编程逻辑器件
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
西安交通大学学报
月刊
0253-987X
61-1069/T
大16开
1960-01-01
chi
出版文献量(篇)
7020
总下载数(次)
0
总被引数(次)
81310
相关基金
国家高技术研究发展计划(863计划)
英文译名:The National High Technology Research and Development Program of China
官方网址:http://www.863.org.cn
项目类型:重点项目
学科类型:信息技术
论文1v1指导