原文服务方: 微电子学与计算机       
摘要:
在3D图像处理等对运算要求高的领域,高效除法器已成为处理器内必不可少的部件.在分析除法器设计的泰勒级数展开算法基础上,提出了一种新的除法器设计算法.在满足同样精度的情况下,所实现的三级流水线的除法器,与基于泰勒级数展开算法的除法器相比,面积更小,速度更快.
推荐文章
单精度浮点加法器的FPGA实现
IEEE754
单精度浮点
加法运算
FPGA
32位单精度浮点乘法器的FPGA实现
浮点乘法器
Booth算法
Wallace树
波形仿真
高速除法器设计及ASIC实现
除法
专用集成电路
基-16
基于Verilog计算精度可调的整数除法器的设计
整数除法
Verilog
处理速度
精确度
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高性能单精度除法器的实现
来源期刊 微电子学与计算机 学科
关键词 单精度 流水线 除法器 查表法
年,卷(期) 2007,(5) 所属期刊栏目
研究方向 页码范围 106-108
页数 3页 分类号 TP31
字数 语种 中文
DOI 10.3969/j.issn.1000-7180.2007.05.032
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 沈海斌 浙江大学超大规模集成电路设计研究所 139 832 13.0 21.0
2 朱建银 浙江大学超大规模集成电路设计研究所 2 11 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (3)
参考文献  (2)
节点文献
引证文献  (9)
同被引文献  (2)
二级引证文献  (12)
2004(2)
  • 参考文献(2)
  • 二级参考文献(0)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2008(2)
  • 引证文献(2)
  • 二级引证文献(0)
2009(2)
  • 引证文献(0)
  • 二级引证文献(2)
2010(7)
  • 引证文献(4)
  • 二级引证文献(3)
2012(4)
  • 引证文献(1)
  • 二级引证文献(3)
2013(1)
  • 引证文献(0)
  • 二级引证文献(1)
2014(1)
  • 引证文献(0)
  • 二级引证文献(1)
2015(2)
  • 引证文献(2)
  • 二级引证文献(0)
2016(1)
  • 引证文献(0)
  • 二级引证文献(1)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
单精度
流水线
除法器
查表法
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导