32位单精度浮点乘法器的FPGA实现

• 作者: 仲顺安 党华 胡侨娟 陈越洋
• 来源期刊: 现代电子技术
• 关键词: 浮点乘法器 Booth算法 Wallace树 波形仿真
• 年，卷（期）: 2005,（24）
• 所属期刊栏目: 仪器与仪表
• 页码范围: 23-24,27
• 页数: 3页
• 分类号: TP332.2+2
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.24.013

摘要

采用Verilog HDL语言,在FPGA上实现了32位单精度浮点乘法器的设计,通过采用改进型Booth算法和Wallace树结构,提高了乘法器的速度.本文使用Altera Quartus II 4.1 仿真软件,采用的器件是EPF10K100EQ240-1,对乘法器进行了波形仿真,并采用0.5 CMOS工艺进行逻辑综合.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	仲顺安		54	185	7.0	10.0
2	陈越洋		14	70	6.0	8.0
3	党华		9	33	4.0	5.0
4	胡侨娟		1	8	1.0	1.0