原文服务方: 微电子学与计算机       
摘要:
文章提出一种RISC MCU中的32位嵌入式定/浮点乘法器的设计,用于完成32位定/浮点乘除法.利用一种新的改进型三阶Booth算法,井采取Wallace树结构及CSA加法器,与基于二阶Booth算法的设计相比,该乘法器运算速度提高了1/3以上.
推荐文章
一种32位高速浮点乘法器设计
浮点乘法器
Booth编码
4-2压缩器
进位选择加法器
32位定/浮点乘法器设计
乘法器
浮点
定点
32位单精度浮点乘法器的FPGA实现
浮点乘法器
Booth算法
Wallace树
波形仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 32位嵌入式定/浮点乘法器设计
来源期刊 微电子学与计算机 学科
关键词 乘法器 Booth算法 乘法阵列 CSA加法器
年,卷(期) 2004,(8) 所属期刊栏目
研究方向 页码范围 137-140
页数 4页 分类号 TN431.2
字数 语种 中文
DOI 10.3969/j.issn.1000-7180.2004.08.039
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 邵志标 西安交通大学电子科学与技术系 42 180 9.0 10.0
2 赵宁 8 41 4.0 6.0
3 许琪 9 33 4.0 5.0
4 邹刚 西安交通大学电子科学与技术系 3 23 3.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (5)
共引文献  (27)
参考文献  (5)
节点文献
引证文献  (9)
同被引文献  (6)
二级引证文献  (27)
1973(2)
  • 参考文献(1)
  • 二级参考文献(1)
1990(2)
  • 参考文献(1)
  • 二级参考文献(1)
1991(1)
  • 参考文献(0)
  • 二级参考文献(1)
1997(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
2001(2)
  • 参考文献(1)
  • 二级参考文献(1)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2006(2)
  • 引证文献(2)
  • 二级引证文献(0)
2007(5)
  • 引证文献(2)
  • 二级引证文献(3)
2008(5)
  • 引证文献(2)
  • 二级引证文献(3)
2009(6)
  • 引证文献(2)
  • 二级引证文献(4)
2010(3)
  • 引证文献(0)
  • 二级引证文献(3)
2011(6)
  • 引证文献(0)
  • 二级引证文献(6)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(0)
  • 二级引证文献(1)
2015(2)
  • 引证文献(0)
  • 二级引证文献(2)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
2018(2)
  • 引证文献(0)
  • 二级引证文献(2)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
乘法器
Booth算法
乘法阵列
CSA加法器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导