基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对Wallace树连接线复杂度高,版图实现比较困难的缺点,提出了一种新的加法器阵列结构.这种结构在规则性和连接复杂度方面优于ZM树和OS树.同时提出一种新的CLA加法器结构以提高乘法器的性能.乘法器采用1.5μm CMOS工艺实现,完成一次定点与浮点乘法操作的时间分别是56ns和76ns.
推荐文章
32位嵌入式定/浮点乘法器设计
乘法器
Booth算法
乘法阵列
CSA加法器
LSRISC 32位浮点阵列乘法器的设计
浮点
乘法阵列
乘法器
CSA加法器
32位单精度浮点乘法器的FPGA实现
浮点乘法器
Booth算法
Wallace树
波形仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 32位定/浮点乘法器设计
来源期刊 半导体学报 学科 工学
关键词 乘法器 浮点 定点
年,卷(期) 2001,(1) 所属期刊栏目 研究论文
研究方向 页码范围 91-95
页数 5页 分类号 TN702
字数 2141字 语种 中文
DOI 10.3321/j.issn:0253-4177.2001.01.017
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 沈绪榜 152 962 15.0 25.0
2 于敦山 1 51 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (51)
同被引文献  (13)
二级引证文献  (125)
1991(1)
  • 参考文献(1)
  • 二级参考文献(0)
2001(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2002(2)
  • 引证文献(2)
  • 二级引证文献(0)
2003(10)
  • 引证文献(8)
  • 二级引证文献(2)
2004(7)
  • 引证文献(5)
  • 二级引证文献(2)
2005(10)
  • 引证文献(3)
  • 二级引证文献(7)
2006(17)
  • 引证文献(3)
  • 二级引证文献(14)
2007(29)
  • 引证文献(10)
  • 二级引证文献(19)
2008(17)
  • 引证文献(3)
  • 二级引证文献(14)
2009(15)
  • 引证文献(5)
  • 二级引证文献(10)
2010(8)
  • 引证文献(1)
  • 二级引证文献(7)
2011(11)
  • 引证文献(1)
  • 二级引证文献(10)
2012(11)
  • 引证文献(3)
  • 二级引证文献(8)
2013(2)
  • 引证文献(0)
  • 二级引证文献(2)
2014(10)
  • 引证文献(3)
  • 二级引证文献(7)
2015(8)
  • 引证文献(3)
  • 二级引证文献(5)
2016(4)
  • 引证文献(1)
  • 二级引证文献(3)
2017(5)
  • 引证文献(0)
  • 二级引证文献(5)
2018(6)
  • 引证文献(0)
  • 二级引证文献(6)
2019(3)
  • 引证文献(0)
  • 二级引证文献(3)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
乘法器
浮点
定点
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
半导体学报(英文版)
月刊
1674-4926
11-5781/TN
大16开
北京912信箱
2-184
1980
eng
出版文献量(篇)
6983
总下载数(次)
8
总被引数(次)
35317
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导