原文服务方: 微电子学与计算机       
摘要:
介绍了一种DSP专用高速乘法器的设计方法.该乘法器采用了最优化Booth编码算法,降低了部分乘积的数目,采用Wallace Tree最优化的演算法和快速超前进位加法器来进一步提高电路的运算速度.该乘法器在一个时钟周期内可以完成16位有符号/无符号二进制数乘法运算和复乘运算,在slow corner下最高频率可达220MHz以上.本乘法器是一DSP内核的专用乘法单元,整个设计简单高效.
推荐文章
基于FPGA的高速流水定点乘法器的设计
高速流水定点乘法器
Virtex器件
FPGA
FPGA中专用可重构乘法器的设计
FPGA
乘法器
可重构
改进的波茨算法
超前进位加法器
传输门逻辑
一种高速近似乘法器设计
近似计算
容错
乘法器
流水线
图像处理
高速乘法器的性能比较
乘法器
修正布斯算法
华莱士树
保存进位加法器
4:2压缩器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 DSP专用高速乘法器的设计
来源期刊 微电子学与计算机 学科
关键词 乘法器 Booth编码算法 Wallace树形结构 快速超前进位加法器
年,卷(期) 2008,(6) 所属期刊栏目
研究方向 页码范围 57-59,62
页数 4页 分类号 TN4
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李磊 1 1 1.0 1.0
2 何春 1 1 1.0 1.0
3 曾波 1 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (8)
共引文献  (10)
参考文献  (4)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1951(2)
  • 参考文献(0)
  • 二级参考文献(2)
1964(1)
  • 参考文献(0)
  • 二级参考文献(1)
1995(1)
  • 参考文献(0)
  • 二级参考文献(1)
1997(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(2)
  • 参考文献(1)
  • 二级参考文献(1)
2001(2)
  • 参考文献(0)
  • 二级参考文献(2)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(2)
  • 参考文献(2)
  • 二级参考文献(0)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
乘法器
Booth编码算法
Wallace树形结构
快速超前进位加法器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导