基于FPGA的高速流水线浮点乘法器设计

• 作者: 刘丰 张海南 江波 龚仁喜
• 来源期刊: 科技与创新
• 关键词: FPGA 布思算法 部分积压缩 流水线 浮点乘法器
• 年，卷（期）: 2009,（5）
• 所属期刊栏目: 电子设计
• 页码范围: 283-284,130
• 页数: 3页
• 分类号: TP332.2+2
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2009.05.118

摘要

设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器.该乘法器采用新型的基4布思算法,改进的4:2压缩结构和部分积求和电路,完成Carry Save形式的部分积压缩,再由Catry Look-ahead加法器求得乘积.时序仿真结果表明该乘法器可稳定运行在80M的频率上,并已成功运用在浮点FFT处理器中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	龚仁喜		89	835	17.0	25.0
2	刘丰		4	25	3.0	4.0
3	张海南		4	16	2.0	4.0
4	江波		3	11	2.0	3.0