基于FPGA的高速双精度浮点乘法器设计

• 作者: 刘世培 江先阳 汪波 王高峰 肖鹏
• 来源期刊: 微电子学与计算机
• 关键词: 基4Booth编码 双精度浮点数 浮点乘法器 并行结构 流水线结构 Wallace树
• 年，卷（期）: 2012,（12）
• 页码范围: 17-21
• 分类号: TP391.9
• 语种: 中文

摘要

设计了一种基于FPGA的高速双精度浮点乘法器．采用了基4Booth算法产生部分积，然后用优化的Wal—lace树阵列结构完成对部分积的累加得到伪和和伪进位，进而对伪和和伪进位采用了部分和并行相加得到最后尾数结果．采用了优化的5级流水线结构的设计在CycloneIIEP2C35F672C6器件上经过综合后运行频率可达123．32MHz．在同等优化下，相比于AlteraIP核在调用DSP乘法资源情况下运行速度提高大约11％，相比于不调用DSP乘法资源情况下运行速度提高大约67％．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王高峰	武汉大学微电子与信息技术研究院	36	209	6.0	13.0
2	汪波	武汉大学微电子与信息技术研究院	18	155	8.0	12.0
3	肖鹏	武汉大学物理科学与技术学院	9	23	4.0	4.0
4	刘世培	武汉大学微电子与信息技术研究院	3	8	2.0	2.0
5	江先阳		1	1	1.0	1.0