基于Verilog的单精度浮点数乘法器的设计与实现

• 作者: 赵红东 高仲凯
• 来源期刊: 四川理工学院学报（自然科学版）
• 学科: 工学
• 关键词: 浮点数 乘法器 Verilog
• 年，卷（期）: 2009,（6）
• 所属期刊栏目: 电子与自动化技术
• 页码范围: 84-86
• 页数: 3页
• 分类号: TN47
• 字数: 1614字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-1549.2009.06.027

摘要

文章详细介绍了浮点数和浮点数乘法的原理,采用Verilog语言设计32位单精度浮点数乘法器.用Modelsim6.5进行了浮点数和实数之间的转换,使用Altera QuanusⅡ7.2,采用器件EP2S15F484C3,对乘法器进行了全编译和波形矢量时序仿真.将仿真结果转换为实数,与期望(真值)相比计算出乘法器的计算误差率,从而验证该设计的正确性和可行性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵红东	河北工业大学信息工程学院	88	427	10.0	17.0
2	高仲凯	河北工业大学信息工程学院	2	5	1.0	2.0