原文服务方: 微电子学与计算机       
摘要:
通过分析一般除法器的原理,提出了一种基于移位循环减法原理除法器的普遍加速方法,并给出了关键电路的设计和仿真比较结果.该方法适用于无符号数除法,对于有符号数除法可以先取绝对值再进行运算.与传统的除法器相比,特别是当除数绝对值相对于被除数绝对值比较大时,能显著缩短除法器所用时钟周期;而对于所有被除数绝对值小于除数绝对值的情况,只需一个时钟周期就能完成,极大提高了运算效率.虽然只分析结果为整数的除法,但对于任意定点循环减法除法,都有相同的加速效果.
推荐文章
基于FPGA的32位循环型除法器设计
Verilog HDL
FPGA
循环
除法器
一种高阶除法器的设计与实现
浮点基准测试程序
阻塞步长
性能分析
高阶
浮点除法器
基于Verilog计算精度可调的整数除法器的设计
整数除法
Verilog
处理速度
精确度
基于加减交替法除法器的FPGA设计与实现
FPGA
除法器
移位寄存器
加减交替法
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种基于循环减法原理除法器的加速方法
来源期刊 微电子学与计算机 学科
关键词 移位 循环减法 对齐操作 首0计数器
年,卷(期) 2009,(12) 所属期刊栏目
研究方向 页码范围 12-15
页数 4页 分类号 TN402
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 马成炎 中国科学院微电子研究所 27 82 5.0 7.0
2 李晓江 中国科学院微电子研究所 13 67 5.0 7.0
3 宣淑巍 中国科学院微电子研究所 1 9 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (5)
共引文献  (9)
参考文献  (3)
节点文献
引证文献  (9)
同被引文献  (8)
二级引证文献  (6)
1997(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(2)
  • 参考文献(1)
  • 二级参考文献(1)
2008(2)
  • 参考文献(2)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(2)
  • 引证文献(2)
  • 二级引证文献(0)
2012(5)
  • 引证文献(3)
  • 二级引证文献(2)
2013(2)
  • 引证文献(0)
  • 二级引证文献(2)
2014(2)
  • 引证文献(1)
  • 二级引证文献(1)
2015(2)
  • 引证文献(2)
  • 二级引证文献(0)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
移位
循环减法
对齐操作
首0计数器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导