一种基于忆阻器的可扩展乘法器设计

• 作者: 江先阳 汤知日 郑子遇
• 来源期刊: 微电子学与计算机
• 关键词: 忆阻器 全加器 布尔逻辑门 乘法器 扩展
• 年，卷（期）: 2019,（11）
• 页码范围: 60-64,69
• 页数: 6页
• 分类号: TN60
• 语种: 中文

摘要

针对在基于忆阻器的全加器设计中,在级联时前级结构需要向后级结构输出的结果以阻值的形式储存在忆阻器中无法直接获取的问题,设计了一种将忆阻器的阻值转换为电压值以方便输出的新结构,基于提出的新结构,改进了基于忆阻器的全加器设计,以此为基础设计了基于忆阻器的乘法器,并实现了乘法器的位宽扩展.以两位乘法器为例,基于HP模型,利用LTspice XVⅡ仿真,展示提出的读出结构可以有效支持乘法器的位宽扩展.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	江先阳	武汉大学物理科学与技术学院物理国家级实验教学示范中心	15	23	4.0	4.0
2	汤知日	武汉大学物理科学与技术学院物理国家级实验教学示范中心	7	8	2.0	2.0
3	郑子遇	武汉大学物理科学与技术学院物理国家级实验教学示范中心	1	1	1.0	1.0