一种并行乘法器的设计与实现

• 作者: 李瑛 樊晓桠 王新刚 齐斌
• 来源期刊: 计算机应用研究
• 关键词: 并行乘法器 Booth2 Wallace树
• 年，卷（期）: 2004,（7）
• 所属期刊栏目: 开发与应用
• 页码范围: 135-137
• 页数: 3页
• 分类号: TP342+.22
• 语种: 中文
• DOI: 10.3969/j.issn.1001-3695.2004.07.046

摘要

根据补码的特点对Booth2算法进行了改进,在得到部分积的基础上,采用平衡的4-2压缩器构成的Wallace树对部分积求和,再用专门的加法器对Wallace产生的结果进行求和得到最终结果.用Verilog硬件语言进行功能描述,并用Design_analyzer对其进行综合,得出用这种改进Booth2算法实现的乘法器比传统的CSA阵列乘法器速度快、规模较大的结论.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	樊晓桠	西北工业大学航空微电子中心	170	1393	17.0	29.0
2	李瑛	西北工业大学航空微电子中心	13	134	7.0	11.0
3	王新刚	西北工业大学航空微电子中心	8	20	2.0	4.0
4	齐斌	西北工业大学航空微电子中心	1	10	1.0	1.0