一种用于SOC中快速乘法器的设计

• 作者: 周国祥 李六杏
• 来源期刊: 科技与创新
• 关键词: 乘法器 SOC Booth算法 华莱士树
• 年，卷（期）: 2007,（11）
• 所属期刊栏目: 片上系统SOC
• 页码范围: 155-156,136
• 页数: 3页
• 分类号: TF368.1
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.11.060

摘要

本文设计了适用于SOC(System On Chip)的快速乘法器内核.通过增加一位符号位,可以支持24×x24无符号和有符号乘法.在乘法器的设计中,采用了改进的Booth算法来减少部分积的数目,用压缩的Wallace Tree结构将产生的部分积相加以减少关键路径的延时.该电路通过Hspice仿真最大延迟达到9.32ns,从而获得较高的速度和性能.