一种改进的 CSA 低功耗阵列乘法器的实现

• 作者: 卢斌 徐东明
• 来源期刊: 微电子学与计算机
• 关键词: 乘法器 低功耗 改进的CSA阵列 关键路径 Booth-4算法
• 年，卷（期）: 2016,（9）
• 页码范围: 19-23
• 页数: 5页
• 分类号: TP332.2
• 语种: 中文

摘要

以实现电能采集中所需求的低功耗、小面积的乘法器为目标，设计了一种16×16位高性能阵列改进乘法器．系统采用Booth‐4编码器产生部分乘积项，通过对部分积重组后并采用改进的CSA阵列完成压缩，直接得出乘法结果．这消除了传统并行乘法器的进位加法器部分，节省了大量的晶体管，从而有效降低了系统的整体功耗．设计采用0．6μm SM IC工艺布线，利用H‐spice工具仿真验证，结果表明当工作在2．0 V单输入电压，150 M Hz输入频率时，乘法器系统功耗为8．98mW，延迟为8．76ns．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	徐东明	西安邮电大学通信与信息工程学院	57	191	6.0	10.0
2	卢斌	西安邮电大学通信与信息工程学院	1	2	1.0	1.0