一种基于Dadda树的乘法器设计

• 作者: 何春 宗竹林 李路路 章凌宇
• 来源期刊: 微电子学与计算机
• 关键词: 基4-booth编码 Dadda树结构 进位保留加法器 4:2压缩器 多层CLA块技术
• 年，卷（期）: 2011,（5）
• 页码范围: 176-179
• 分类号: TP332.2
• 语种: 中文

摘要

在基带信号处理芯片中,面积和速度是两个关键的指标.文中在改进的booth算法基础上,采用了Dadda树压缩算法,通过对压缩器基本单元的改进,同时对符号位和尾部零填充进行优化设计;不仅保持了Wallace树结构的并行计算优势,而且面积上也得到了很大的改善;同时相对干Wallace树结构的规则结构也更利于版图设计.压缩结果采用了多层CLA块技术,使得乘法器的速度得到进一步的提高.在0.13μm的SMIC八层金属CMOS工艺下,DC(Design Compiler)综合结果表明,芯片面积为20633.59μm2,最大延迟仅为3.00ns.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	何春	电子科技大学电子科学与技术研究院	24	124	7.0	10.0
2	宗竹林	电子科技大学电子科学与技术研究院	20	77	5.0	7.0
3	章凌宇	电子科技大学电子科学与技术研究院	2	24	2.0	2.0
4	李路路	电子科技大学电子科学与技术研究院	2	8	2.0	2.0