基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为满足网络安全认证的需求,提出了一种高吞吐率的国密SM3的硬件IP核的设计方法.该方法用3级流水线缩短了每轮运算的关键路径,提升了系统时钟,并将64轮运算全部展开,实现轮间64级流水线,总共192级的全流水线设计,能够同时实现192组消息的SM3运算.基于SMIC 0.18 μm的工艺,实现了该IP核,时钟频率达到了200 MHz,吞吐率达到了102.4 Gbit/s,比现有的研究成果提升39.3%.
推荐文章
基于FPGA的SM3算法优化设计与实现
密码杂凑算法
片上系统
关键路径
IP核
现场可编程门阵列
基于单片机的SM3算法优化及Verilog模型验证
国密算法
杂凑算法
IP核
片上系统
SM3算法高速 ASIC设计及实现
SM3
控制流
数据流
双路并行
ASIC
基于FPGA的SM3算法快速实现方案
SM3
算法
FPGA
Hash
函数
流水线结构
并行计算
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种高吞吐率国密SM3硬件IP核的设计与实现
来源期刊 电子器件 学科 工学
关键词 信息安全 国密SM3 流水线 吞吐率 IP核
年,卷(期) 2017,(3) 所属期刊栏目 电子电路设计分析及应用
研究方向 页码范围 622-625
页数 4页 分类号 TP309.7
字数 1685字 语种 中文
DOI 10.3969/j.issn.1005-9490.2017.03.021
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 陈冬云 贵阳学院电子与通信工程学院 5 14 1.0 3.0
2 李元金 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (38)
共引文献  (17)
参考文献  (7)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(4)
  • 参考文献(0)
  • 二级参考文献(4)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(7)
  • 参考文献(1)
  • 二级参考文献(6)
2012(10)
  • 参考文献(1)
  • 二级参考文献(9)
2013(8)
  • 参考文献(0)
  • 二级参考文献(8)
2014(6)
  • 参考文献(1)
  • 二级参考文献(5)
2015(4)
  • 参考文献(3)
  • 二级参考文献(1)
2016(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
信息安全
国密SM3
流水线
吞吐率
IP核
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子器件
双月刊
1005-9490
32-1416/TN
大16开
南京市四牌楼2号
1978
chi
出版文献量(篇)
5460
总下载数(次)
21
总被引数(次)
27643
论文1v1指导